SK하이닉스가 반도체 경쟁의 무대를 '칩'에서 '시스템'으로 넓히는 밑그림을 내놨다. HBM으로 메모리와 프로세서 사이 병목을 뚫었다면, 이번엔 수천 개의 GPU가 뭉친 랙·포드 단위 AI 클러스터의 데이터 이동 한계를 빛으로 풀겠다는 구상이다. 20일 SK하이닉스에 따르면, 회사는 글로벌 연구진과 함께 AI·고성능컴퓨팅(HPC)을 위한 차세대 광 인터커넥트 기술 'CPO'의 발전 방향을 담은 논문을 국제학술지 네이처 일렉트로닉스에 게재했다. 논문에는 SK하이닉스 홍승훈 팀장(AI Infra)과 버지니아대 이규상 교수가 교신저자로 참여했고, 일리노이대 어바나-샴페인, 난양공대, MIT, 연세대 연구진이 공동 저자로 이름을 올렸다. 생성형 AI 시대를 이끈 HBM은 AI 가속기 패키지 안에서 벌어지는 메모리 병목을 풀며 성능 혁신을 이끌었다. 하지만 수천 개의 GPU와 HBM이 뒤엉킨 초대형 클러스터가 등장하면서, 이제는 시스템 사이의 데이터 이동을 가로막는 '대역폭 장벽(Bandwidth Wall)'이 새로운 발목을 잡고 있다. 실제로 연산 성능은 2년마다 3배가량 뛰는 반면 대역폭은 1.4배 느는 데 그치고 있고, 데이터가 패키지를 벗어나 랙 사이를 오갈 때 쓰는 기존 구리 배선은 거리가 멀어질수록 신호 감쇠와 전력 소모가 급증해 한계로 지목돼왔다. 이규상 교수는 “연산칩 성능이 향상돼도 칩 사이의 데이터 이동 능력이 이를 따라가지 못하면 시스템 전체 성능은 올라가지 않는다"며 “물리적 한계를 안고 있는 구리 배선 대신 빛으로 데이터를 옮기는 것이 가장 유력한 확장 경로"라고 연구 배경을 밝혔다. 이번 논문은 HBM이라는 단일 제품의 혁신을 넘어, 메모리·패키징·광 인터커넥트가 어떻게 융합해야 하는지를 종합한 기술 로드맵을 체계화했다는 점에서 의미가 있다는 평가다. ◇ 빛으로 잇는 메모리와 프로세서…“관건은 공동 설계" 논문이 이 병목을 풀 해법으로 제시한 게 CPO다. 홍승훈 팀장은 CPO를 “칩과 칩이 긴 전기 배선 대신 빛으로 데이터를 주고받을 수 있도록, 광 송수신기(TRx)를 프로세서와 한 패키지 안에 넣는 기술"이라고 설명했다. 짧은 거리에서는 구리 배선도 경제적이지만, 속도와 거리가 늘어날수록 신호를 보상하는 회로 탓에 전력 소비와 지연 시간이 함께 불어난다. 반면 광 엔진을 패키지 내부에 집적하는 CPO는 고속 전기 신호의 이동 구간을 최소화하고 나머지를 빛으로 연결해, 칩·랙·포드 단위로 통신 범위를 넓히면서도 대역폭 밀도와 에너지 효율, 전자기 간섭에 강한 신호 무결성을 함께 유지할 수 있다. 이에 따라 연구진은 노드당 100Tb/s 이상의 대역폭, 1pJ/bit 미만의 에너지 소비, 10ns 미만의 칩 간 지연시간이라는 구체적 기술 목표를 제시했다. 패키징 방식도 2D에서 2.5D 인터포저, 3D 이종 집적으로 발전하는 경로와 상용화 과제까지 체계적으로 정리했다. 장기적으로는 광 연결을 메모리 인터페이스까지 확장하는 게 목표다. 광 인터포저로 메모리와 프로세서를 직접 연결하는 '옵틱스 중심(Optics-Centric)' 아키텍처를 구현하면, 여러 가속기가 하나의 거대한 메모리 풀을 공유할 수 있어 AI 모델 대형화에 더 유연하게 대응할 수 있다는 설명이다. 이 교수는 “광 인터커넥트는 앞으로 AI 인프라를 구성하는 핵심 연결 기술로 자리 잡을 가능성이 높다"며 “이미 실험실을 벗어나 산업화 초입에 들어섰다"고 진단했다. 이어 “저전력 광소자 집적부터 일관성 프로토콜, 신뢰성 기술까지 과제가 많지만 결국 핵심은 메모리 소자와 컨트롤러, 광소자, 패키지를 하나의 시스템으로 '공동 설계(Co-design)'하는 것"이라며 “바로 이 지점에서 SK하이닉스와의 협력이 큰 의미가 있다"고 말했다. 홍 팀장은 “학계의 전문성과 산업계의 현장 경험이 연결돼 AI 인프라의 미래 방향을 함께 제시했다는 점에서 의미가 크다"며 “앞으로도 고객과 산업 생태계에 실질적인 가치를 제공할 수 있는 개방형 협력을 지속 확대해 나갈 것"이라고 했다. 김하나 기자 uno@ekn.kr