▲GAA 기술이 적용된 3나노 공정에서 생산된 웨이퍼를 들어보이고 있는 삼성전자 DS 부문 직원들. 사진=삼성전자 제공
삼성전자가 반도체 공정에 경쟁사 대비 새로운 공법을 적용한지 3년 차를 맞았다. 이에 더해 전인미답의 기술을 활용함으로써 경쟁 우위를 확보하겠다는 의지를 내비쳐 귀추가 주목된다.
22일 업계에 따르면 삼성전자는 2022년 6월 게이트 올 어라운드(GAA) 기술을 적용한 3나노미터(nm) 파운드리 공정 기반의 초도 양산을 시작해 올해로 3년 차에 접어들었다. 양산의 안정성을 의미하는 수율도 상당 부분 높아졌다는 게 사측 설명이다.
GAA 기술을 적용한 3나노 공정 파운드리 서비스는 차세대 트랜지스터 구조다. 이를 양산에 활용 중인 파운드리 기업은 삼성전자가 전 세계에서 유일하다. 관련 업계 리딩기업인 TSMC는 지금껏 핀펫 공정을 사용해왔지만 2나노부터는 GAA 기술로 생산하기로 하고 시험 중인 것으로 전해진다.
현재 반도체 업계에서의 화두는 인공 지능(AI)과 고성능 컴퓨팅(HPC)다. 파워보다는 성능에 대한 수요가 늘어감에 따라 삼성전자 역시 포트폴리오를 모바일에서 AI와 HPC 분야로 확장해 다각화를 모색하고 있다.
GAA 기술에 따른 성과에 대해 삼성전자 측은 “5나노 핀펫 공정 대비 3나노에서 파워·성능·면적(PPA) 면에서 각각 50%·30%·35%의 개선 효과를 보고 있다"고 설명했다.
GAA 기술은 저전력화와 성능 극대화까지 끌어낼 수 있어 삼성전자 DS 부문이 강 드라이브를 걸고 있다. 하지만 고난이도의 기술인 만큼 양산에 도입하기 까지는 상당한 고통이 뒤따른다는 전언이다.
삼성전자는 성장통을 먼저 겪더라도 업계 최초로 GAA 기술을 도입해 3나노를 기점으로 시장을 선도할 수 있는 경쟁 우위를 가짐으로써 상황 역전을 이끌어낸다는 방침이다.
▲BSPDN 적용 시 인장 응력이 작용해 TSV와 금속층이 박리될 수 있음을 설명하는 논문. 자료=삼성전자 제공
삼성전자는 PPA 경쟁력을 제고하고자 후면 전력 공급 기술(BSPDN)에 대해서도 투자를 이어가고 있다. BSPDN은 전류 배선층을 웨이퍼 후면에 배치해 전력과 신호 라인의 병목 현상을 개선하는 기술이다.
이를 적용하기 위해서는 전체적인 디자인 방법론을 전면 재검토해야 하는 부담을 지게 된다. 이 역시 고난도의 기술을 요하지만 AI 시대에는 필수 요소로 자리 잡을 것인 만큼 과감한 투자가 요구된다.
아울러 반도체 칩을 수직으로 쌓아 서로 연결하는 '하이브리드 본딩' 생산 능력도 얼마나 확보했고 완성할 수 있느냐가 핵심일 것이라는 게 업계 중론이다.
삼성전자는 메모리·파운드리·패키징 모두 영위하는 '종합 반도체 기업(IDM)'이어서 의사 결정 속도도 빠르다는 장점을 갖추고 있다.
삼성전자 관계자는 “패키징 턴키 서비스는 혁신적인 제조 공정과 패키징, 광범위한 PSI 테스트에 이르기까지 칩 제조 공정의 모든 단계에서 정밀성을 제공한다"며 “광범위한 에코 시스템을 통해 고객이 패키징 작업을 빠르게 진행하도록 지원한다"고 설명했다.
;){kind=link}