|
최근 4차 산업혁명의 핵심인 AI, 자율주행, IoT 등의 기술에 대한 수요가 많아지면서 대규모 정보를 빠르게 처리하는 고성능 반도체 연구개발 또한 주목을 받고 있다.
현재 2진법 기반의 반도체 소자는 단위면적당 집적도 향상을 위한 물리적 한계에 봉착한 상태이며, 이에 짧은 정보처리 시간, 높은 성능, 낮은 소비전력 등의 조건을 만족하기 위한 새로운 패러다임으로 3진법 이상의 다진법 소자 구현에 관한 연구가 대안으로 등장했다.
이러한 난제를 해결하기 위하여 연구팀은 서로 다른 문턱전압을 갖는 두 종류의 반도체를 순차적으로 구동하는 방식을 통해 3진법 정보 처리를 위한 "0", "1", "2" 상태를 안정적으로 구현했다. 더불어 본 3진법 반도체 소자를 이용하여 다양한 논리 연산 또한 안정적으로 구동하는 것을 확인했다.
강주훈 교수는 "기술 구현을 위한 소자구조는 기존의 반도체 공정상의 큰 변경이나 추가 없이 웨이퍼 단위의 대면적 다진법 소자 구현이 가능하다는 점에서 기초연구를 넘어 실제 반도체 산업에 적용이 가능할 것으로 기대된다"고 밝혔다.
연구진은 계산을 통해 이상적인 반도체 소재 조합을 효율적으로 설계하고 실제 구현을 통해 3진법을 초과하는 다진법 연구에 본 기술을 확장하여 적용시킬 계획이다.
이번 연구는 과학기술정보통신부의 신진연구자지원사업, 중견연구자지원사업, 기초연구실지원사업 등의 지원을 받아 수행되었으며, 소재 분야의 권위지인 Advanced Materials (Impact Factor=30.849, JCR ranking 상위 2.2%)‘에 7.22(목) 출판되었다. 아울러 연구진은 관련 연구 동향을 다룬 내용을 4.21(수) Advanced Science(Impact Factor=16.806, JCR ranking 상위 5.2%)에 표지논문으로 출판한 바 있다. (논문명 : Multi-State Heterojunction Transistors Based on Field-Effect Tunneling-Transport Transitions)
|
▲ 다진법 구현이 가능한 소자 구조의 모식도와 구동원리 (출처=성균관대) |
;){kind=link}