2나노 파운드리 시대, 삼성전자·인텔·TSMC ‘GAA 전략 삼분지계’

▲삼성전자·인텔·TSMC 입간판. 사진=박규빈 기자·인텔·TSMC

반도체 파운드리 미세 공정의 기준이 더욱 높아짐에 따라 삼성전자·인텔·대만반도체제조(TSMC)가 전통적인 트랜지스터 구조인 '핀펫(Fin Field Effect Transistor)'에서 탈피해 '게이트 올 어라운드(GAA)' 기술을 채용하고 있다. 3사의 GAA 구조는 목표 시장 만큼이나 서로 달라 트랜지스터의 특성과 공정 방식도 달리 나타날 것으로 예상된다.

8일 업계에 따르면 최근 반도체를 제작하는 과정에서 부품의 크기를 점점 줄여나가는 미세 공정의 기준은 점차 3나노에서 2나노로 상향되고 있다.

과거 2차원의 평면적인 형태로 반도체의 전류 흐름을 관장했던 20나노 공정까지는 '플라나' 구조가 주요 사용됐다. 이는 트랜지스터의 게이트와 채널이 배치된 방식으로, 초기 반도체 기술에서 사용됐다. 하지만 트랜지스터 소형화가 이뤄지며 게이트가 채널을 충분히 제어하지 못해 누설 전류량이 늘어났다.

이 때문에 전류가 흐를 수 있는 면적을 2차원에서 3차원으로 확장한 핀펫 구조로 발전했다. 이는 채널이 수직으로 돌출된 '핀' 형태를 지녀 게이트가 채널의 상단·좌측·우측 등 3면을 감싸는 방식으로 설계돼 누설 전류를 줄이고 전력 효율이 향상됐다. 또 지스터 크기를 줄이더라도 성능과 안정성을 유지하며 소형화가 가능해졌다.

하지만 3나노 이하 공정에서는 핀의 크기를 더욱 작게 만들기 어려워졌고, 채널의 단면적이 한정돼있어 더 많은 전류를 처리함에 있어 한계에 봉착했다.

이를 극복하기 위해 나온 것이 GAA 공정이다. 이는 채널을 4면에서 완전히 감싸는 구조여서 게이트가 전류 흐름을 훨씬 더 정밀하게 제어할 수 있게 됐다.

특히 매우 얇은 판 모양의 구조를 가진 트랜지스터인 '나노시트'의 구조적 설계를 통해 채널 간 간섭을 줄이고, 전력 효율이 개선됐다. 또 채널 높이와 두께를 조정하는 방식으로 설계 유연성을 확보할 수 있어 용도에 맞춘 최적의 트랜지스터 설계가 가능하다는 이점이 있다.

GAA는 트랜지스터 소형화가 극단적으로 진행되는 3나노 이하 초미세 공정에서도 안정적인 동작이 가능해 더 많은 소자를 칩에 집적할 수 있도록 해준다. 때문에 관련 업계에서 GAA는 2nm 이하 공정에서도 트랜지스터 집적도와 성능을 동시에 향상시키는 데 중요한 역할을 한다는 평가를 받는다.

▲TSMC의 2나노 제품 생산 기지가 될 팹 20. 사진=TSMC 제공

GAA 공정을 채택한 업체는 삼성전자 디바이스 솔루션(DS) 부문·TSMC·인텔이다. 그러나 각 회사별 브랜드 네임과 특징이 서로 다른 만큼 시장 전략도 판이하다.

우선 삼성전자의 반도체 기술인 '멀티 브릿지 채널 펫(MBCFET)'은 여러 나노시트를 수직으로 쌓은 형태다. 각 나노시트는 다리(브릿지) 역할을 수행한다. 이에 따라 모든 나노시트를 4면에서 감싸 채널을 제어한다. MBCFET은 저전력·고성능 특성을 지녀 모바일·자율 주행·사물 인터넷(IoT)·데이터 센터·인공지능(AI) 가속기에 알맞다.

MBCFET는 삼성전자가 반도체 공정에서 선도적인 위치를 유지하고, 미래의 첨단 응용 분야에서 요구되는 성능과 효율성을 충족시키기 위한 중요한 기술적 도약이다.

인텔의 '리본 펫'은 삼성전자 MBCFET과 구조가 비슷하지만 이는 채널을 얇고 긴 리본 형태로 제작해 설계 유연성을 강조했다. 또 리본을 수직으로 적층해 채널 수를 늘렸다는 특징이 있다.

리본 펫은 전력 효율이 높으면서도 높은 전류를 처리할 수 있어 전성비 측면에서 AI 가속기·고성능 컴퓨팅(HPC)·데이터 센터·클라우드 서비스 등에 적합하다. 인텔은 2나노 공정부터 리본 펫을 적용해 경쟁력 강화에 나선다는 방침이다.

글로벌 파운드리 시장에서 압도적인 점유율을 자랑하는 TSMC는 올해 안으로 2나노 기술을 바탕으로 한 제품을 양산한다는 방침이다. 애플·AMD·엔비디아와 같은 주요 고객사를 확보하고 있는 TSMC는 광범위한 수요를 경쟁사들 대비 안정적인 수율로 처리하는 것이 강점이다.

TSMC 관계자는 “주요 고객사들은 2나노 IP 설계를 완료하고 실리콘 검증을 시작했다"며 “2나노 기술은 에너지 효율적인 컴퓨팅에 대한 증가하는 요구를 해결하기 위해 전체 노드 성능과 전력 이점을 제공할 것이고, 파생 제품들을 통해 미래에도 기술 리더십을 더욱 확대할 것"이라고 전했다.

박규빈 기자 kevinpark@ekn.kr